## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平10-247648

(43)公開日 平成10年(1998) 9月14日


21/ 27/		F I H 0 1 L 21/88 B 21/90 C 27/10 6 2 1 B
		審査請求 未請求 請求項の数9 OL (全 10 頁)
(21)出顧番号	特顯平9-50079	· (71)出願人 000005223 富士通株式会社
(22)出顧日	平成9年(1997)3月5日	神奈川県川崎市中原区上小田中4丁目1番 1号
	•	(72)発明者 中村 俊二 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内
		(74)代理人 弁理士 髙橋 敬四郎

### (54) 【発明の名称】 半導体装置とその製造方法

## (57) 【要約】

【課題】 低製造コストで製造できる高速かつ低消費電力の高集積度半導体装置とその製造方法に関し、配線層間の絶縁層の表面を平坦化でき、かつ配線間の寄生容量を低減することのできる半導体装置を提供することである。

【解決手段】 デバイス構造を有する半導体チップと、前記半導体チップ上に形成され、同一レベルの上面を有し、空隙によって互いに分離されている複数の第1配線構造体と、前記第1配線構造体の上面上に貼り付けられ、第1配線構造の少なくとも一部の上面上に貫通孔を有する絶縁膜と、前記絶縁膜上に形成され、一部前記貫通孔を介して前記一部の第1配線構造体に電気的に接続された複数の第2配線層とを有する。



1

#### 【特許請求の範囲】

【請求項1】 デバイス構造を有する半導体チップと、 前記半導体チップ上に形成され、同一レベルの上面を有 し、空隙によって互いに分離されている複数の第1配線 構造体と、

前記第1配線構造体の上面上に貼り付けられ、第1配線 構造の少なくとも一部の上面上に貫通孔を有する絶縁膜 と、

前記絶縁膜上に形成され、一部前記貫通孔を介して前記 一部の第1配線構造体に電気的に接続された複数の第2 配線層とを有する半導体装置。

【請求項2】 前記複数の第2配線層が同一レベルの上面を有し、空隙によって互いに分離されており、さらに前記複数の第2配線層上に貼り付けられた他の絶縁膜を有する請求項1記載の半導体装置。

【請求項3】 さらに、前記半導体チップ周辺部にループ状に形成され、前記多数の第1配線構造と同一レベルの上面を有するシール部材を有し、前記絶縁膜はシール部材の全上面にも貼り付けられている請求項1または2記載の半導体装置。

【請求項4】 デバイス構造を有する半導体チップ上 に、同一レベルの上面を有し、空隙によって分離される 多数の第1配線構造体を形成する工程と、

前記多数の第1配線構造体の上面上に絶縁膜を貼り付け、隣接する第1配線構造体間に空洞を形成する平坦化 T親と

前記絶縁膜上に第2配線を形成する配線形成工程とを含む半導体装置の製造方法。

【請求項5】 前記平坦化工程と前記配線形成工程との間に、前記絶縁膜を貫通して前記第1配線構造体の少なくとも一部に達するコンタクトホールを形成する工程を含む請求項4記載の半導体装置の製造方法。

【請求項6】 前記平坦化工程が、

支持基板上に絶縁膜を有する補助基盤を準備する工程と、

前記半導体チップ上の第1配線構造体の上面に前記補助 基盤の絶縁膜を貼り付ける工程と、

前記補助基盤の支持基板を選択的に除去する工程とを含む請求項4または5記載の半導体装置の製造方法。

【 請求項7 】 前記補助基盤が絶縁膜上に接着剤層を有 40 し、前記絶縁膜を貼り付ける工程が該接着剤層を用いるものである請求項6記載の半導体装置の製造方法。

【請求項8】 前記絶縁膜が接着剤機能を有するものである請求項6記載の半導体装置の製造方法。

【請求項9】 さらに、前記半導体チップの周辺上に、前記多数の第1配線構造体と同一レベルの上面を有し、ループ状の平面形状を有するシール部材を形成する工程を含み、前記平坦化工程は該シール部材の上面全面上にも絶縁膜を貼り付ける請求項4~8のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高集積度の半導体 装置とその製造方法に関し、特に低製造コストで製造で きる高速かつ低消費電力の高集積度半導体装置とその製 造方法に関する。

[0002]

【従来の技術】半導体集積回路装置の集積度の向上と共に半導体チップ上に形成されるトランジスタ、キャパシタ等の回路素子の占有面積は減少する。回路素子の占有面積減少は、その上に形成される電極構造や配線パターンの占有面積減少につながる。

【0003】配線の幅を半分にして、同一の電流を流そうとする場合、電流密度の上昇による配線寿命の劣化を避けるには配線の高さを2倍にすることになる。配線パターン形成後の配線間隔が同一であっても、配線間の間隙部のアスペクト比は2倍になる。配線間隔も半分にすれば、間隙部のアスペクト比は4倍になる。

【0004】高集積度の半導体装置において、多層配線 は必須である。下層配線層に上層配線を形成する際に は、下層配線表面を層間絶縁膜で覆う必要がある。層間 絶縁膜表面の凹凸が激しいと、リソグラフィが困難とな るばかりでなく、電流を流した際、凹凸部での配線が、 マイグレーションにより断線し易くなり、上層配線の信 頼性が低下する。そこで、配線層の下地表面を平坦化す るための種々の技術が開発されている。

【0005】図7、8を参照して従来技術の例を説明する。図7(A)において、半導体基板101には、既に半導体デバイス構造が形成され、層間絶縁膜がその上に設けられ、表面が平坦化されているとする。この半導体基板101の上に、電極構造体102が形成される。

【0006】図7(B)に示すように、電極構造体102を形成した基板101表面上に絶縁膜103が、たとえばCVDによって形成される。この際、電極構造体102間の間隙部のアスペクトレシオが高いと、間隙部を絶縁膜103で完全に埋め込むことができず、空洞104が生じることがある。また、電極構造体102表面上形成される絶縁膜103は、下地形状を引継ぎ、その表面に凹凸が生じる。

2 【0007】図7(C)に示すように、絶縁膜103上に配線層110を形成する。配線層110は、下地表面の形状に倣って成長し、電極構造体102間の境界に対応する位置に粒界が発生し、かつその表面にはくびれ部分111を発生し易い。

【0008】このような配線層110をパターニングして配線パターンを形成し、電流を流した場合、粒界部分において抵抗が高く、エレクトロマイグレーションを発生し易い。エレクトロマイグレーションにより配線パターン110内の原子が移動すると、配線の断線の原因となる。このような故障を解消するためには、絶縁層10

30

10

30

3表面を平坦化し、平坦化された表面上に配線層110 を形成することが望まれる。

【0009】CVD絶縁膜を形成する代わりに、または CVD絶縁膜と共に塗布絶縁膜(SOG等)を用いる方 法がある。塗布絶縁膜は、液体であるため、段差のある 表面上に塗布しても平坦な表面を形成することができ る。しかしながら、塗布絶縁膜により形成した酸化膜の 膜質はCVD絶縁膜に及ばない。また、厚い塗布絶縁膜 を形成すると、絶縁膜中にヒビ割れが入りやすい。この ように、塗布絶縁膜のみで信頼性の高い絶縁膜を形成す ることは困難である。

【0010】図8は、表面を平坦化した絶縁膜上に上層 配線を形成する例を示す。図7(B)に示すように、絶 縁膜103を成長した半導体基板表面を、たとえば化学 機械研磨(CMP)によって研磨し、表面を平坦化し、 電極構造体102表面を露出させる。

【0011】図8(A)に示すように、この時、内部の 空洞104の上端が上面に露出することがある。

【0012】図8(B)に示すように、空洞104の上 端が露出している場合、空洞104の内部を50G10 6等で埋め込み、必要に応じさらに研磨を行い、表面を 平坦化すると共に電極構造体 102を露出させる。

【0013】図8(C)に示すように、表面を平坦化し た基板上に絶縁膜107を形成する。絶縁膜107は、 平坦化された表面上に平坦に形成できる。

【0014】図8(D)に示すように、平坦な表面を有 する絶縁膜107上に配線層110を形成する。配線層 110は、平坦な下地上に形成されるため、平坦な表面 を有し、内部に粒界が発生することを防止することがで きる。その後、配線層110をパターニングして配線パ ターンを形成する。

【0015】配線層110は平坦な表面上に形成される ため、ホトリソグラフィにおける精度低下や使用中の断 線等の事故を防止することができる。

【0016】また、シリコン酸化膜中にボロン(B)お よび燐(P)を含むBPSGは、加熱処理によってリフ ローさせることができる。堆積直後のBPSG膜の表面 に凹凸があっても、たとえば850℃以上の温度で10 分間程度以上の熱処理を行なうことにより、凹凸を低減 化することができる。しかしながら、BPSGに含まれ るボロンには、放射性を有する同位元素があり、中性子 が発生し、アルファ線同様のソフトエラーの原因になる ことが報告されている。このため、Bを含むBPSGは 使用をさける方向にある。また、BPSGの使用は、高 融点材料を用いた配線の場合に限られ、Al等の低融点 材料では850℃の熱に耐えられないので使用すること ができない。

【0017】このように、絶縁層表面を平坦化すること により、上層配線の形成が容易になる。しかしながら、

の段差とは別の問題も生じる。配線層の高さが2倍にな ると、配線層の側面の面積も2倍となり、隣接する配線 間の寄生容量も増加する。寄生容量の増加は、集積回路 の高速動作と低消費電力化を妨げる。

【0018】配線抵抗を低減させるため、Alに代わり Cuを用いることが研究されている。しかし、Cuはシ リコン酸化膜中を容易に拡散することが知られている。 配線間の絶縁膜としてシリコン酸化膜を用いる場合、C u 配線間の絶縁性が劣化するおそれが高い。 C u 配線を 用い、かつ配線間の絶縁を良好に実現する技術が望まれ ている。

#### [0019]

【発明が解決しようとする課題】半導体装置の高集積化 と共に、配線層間の絶縁層の表面平坦化が要求され、か つ配線間の寄生容量の減少が望まれる。

【0020】本発明の目的は、配線層間の絶縁層の表面 を平坦化でき、かつ配線間の寄生容量を低減することの できる半導体装置を提供することである。

【0021】本発明の他の目的は、このような半導体装 置を効率的に製造することのできる製造方法を提供する 20 ことである。

#### [0022]

【課題を解決するための手段】本発明の一観点によれ ば、デバイス構造を有する半導体チップと、前記半導体 チップ上に形成され、同一レベルの上面を有し、空隙に よって互いに分離されている複数の第1配線構造体と、 前記第1配線構造体の上面上に貼り付けられ、第1配線 構造の少なくとも一部の上面上に貫通孔を有する絶縁膜 と、前記絶縁膜上に形成され、一部前記貫通孔を介して 前記一部の第1配線構造体に電気的に接続された複数の 第2配線層とを有する半導体装置が提供される。

【0023】本発明の他の観点によれば、デバイス構造 を有する半導体チップ上に、同一レベルの上面を有し、 空隙によって分離される多数の第1配線構造体を形成す る工程と、前記多数の第1配線構造体の上面上に絶縁膜 を貼り付け、隣接する第1配線構造体間に空洞を形成す る平坦化工程と、前記絶縁膜上に第2配線を形成する配 線形成工程とを含む半導体装置の製造方法が提供され

40 【0024】多数の第1配線構造体の上面を同一レベル にし、その上面に絶縁膜を貼り付けることにより、絶縁 層の表面平坦化が実現できる。また、第1配線構造体間 は空隙によって分離されているため、寄生容量が減少す

## [0025]

【発明の実施の形態】以下、図面を参照して本発明の実 施例を説明する。

【0026】図1(A)に示すように、デバイス構造を 形成した半導体基板1の絶縁表面上に、第1配線構造2 配線パターンの幅が狭く、高さが高くなるにつれ、表面 50 を形成する。第1配線構造2は、所定位置において半導

体基板 1 内の半導体デバイスと電気的に接続されてい る。各第1配線構造の幅は、たとえば0.25μm以下 であり、高さは $0.5\mu$ m以上である。特に高集積度の 半導体装置においては、第1配線構造2の幅は0.15  $\mu$ m以下であり、高さは 0. 45  $\mu$ mである。これらの 配線構造においては、アスペクト比が2以上または3以 上となる。

【0027】図1(B)に示すように、半導体基板1と は別に、支持基板3上に絶縁層4、接着層5を形成した 補助基盤を準備する。支持基板3は、たとえばA1やス 10 テンレス等の金属、あるいはシリコンやポリイミド等プ ラスチック等の半導体または絶縁体で形成される。絶縁 層4は、たとえば厚さ100nm~500nm程度のシ リコン酸化膜であり、スパッタリング、CVD、SOG 等によって形成することができる。

【0028】支持基板3と絶縁層4の材質は、支持基板 3が選択的にエッチング等によって除去できるように選 択する。また、支持基板3がプラスチック等の膜で形成 される場合には、絶縁層4から支持基板3を剥離できる ものでもよい。接着層 5 は、必要に応じて設けられ、絶 20 縁層4を第1配線構造2に接着するためのものであり、 接着後絶縁層 4 と一体化して絶縁体となるもの等で形成 される。

【0029】第1配線構造2は、たとえばAIやCu等 の配線パターンである。また、DRAMのキャパシタの 蓄積電極のような多結晶シリコン等の半導体材料であっ てもよい。第1配線構造2は、その上面が同一レベルと なるように平坦化処理されているものとする。平坦化処 理は、たとえば、化学機械研磨(CMP)等によって実 施できる。もちろん、特に平坦化処理をするまでもなく 同一レベルの上面を有するものであれば、そのままでよ い。

【0030】図1(C)に示すように、補助基盤6を裏 返しにし、半導体基板1上の第1配線構造2上面上に配 置する。この状態で、補助基盤6を半導体基板1上の第 1配線構造に貼り合わせる(仮止め)。貼り合わせは、 静電吸着法、真空吸着法、接着剤による接着等によって 行なうことができる。

【0031】たとえば、支持基板3として金属基板を用 いる場合、半導体基板1と支持基板3との間に電圧を印 加し、両者を静電的に接着する。なお、その後の熱処理 等により強固な接着が得られる。

【0032】支持基板3を、表面に酸化膜を形成したア ルミニウム基板で形成し、その表面にSOG膜を塗布 し、このSOG膜を接着層として両基板を貼り合わせる こともできる。

【0033】別の方法として、支持基板3としてアルミ ニウム基板を用い、その上に絶縁層4として506層を 用い、半乾きの状態とする。別個の接着層は用いない。 この半乾きのSOG層は、貼り合わせ後も平面形状を維 50 を容易に形成することができる。

持できる程度の強度を有するが、圧力により接着できる 程度の柔らかさを有する状態とする。このような両基板 を貼り合わせることもできる。

【0034】両基板を重ねた後、両基板を含む環境を真 空状態とし、基板間の内部空間の圧力を下げ、その後外 気中に取り出す。内部の低圧と外気圧との差により両基 板は強く押しつけられ、貼り合わされる。さらに熱処理 を行い、界面のメルトを利用したり、OH結合等により 両基板を強く接合してもよい。

【0035】また、両基板を重ねた後、両側から圧力を 印加することにより、両者を圧着してもよい。

【0036】貼り合わせ時には、両基板を弓型に反ら せ、中央から徐々に貼り合わせれば、中央付近に気泡を 残す可能性を低減することができる。

【0037】補助基盤6を半導体基板上に貼り合わせた 後、図1(D)に示すように、支持基板3を除去する。 支持基板がAlの場合、弗酸以外の酸を用いてAlを溶 解すれば、絶縁層4のみが残る。絶縁層4をシリコン酸 化膜で形成している場合、シリコン酸化膜は弗酸以外の 酸ではエッチングされない。

【0038】なお、絶縁層4として、窒化膜を用いる場 合、シリコン窒化膜は耐弗酸性があるため、支持基板の 除去に弗酸を使用することもできる。また、支持基板に プラスチック等を使用する場合、支持基板の耐熱性に合 わせ、絶縁層4はSOG法やスパッタ法等で作成するこ とが好ましい。

【0039】支持基板3として比較的柔らかいビニール 等の膜を使用し、表面にSOG膜を塗布し、外力によっ て平坦な表面を保った状態で半導体基板1上の第1配線 構造に貼り合わせることも可能である。支持基板として プラスチック等の有機材料を用いる場合、支持基板の除 去を有機溶剤等を用いて行なうこともできる。

【0040】さらに、補助基盤6として支持基板のない 絶縁膜を用いることもできる。たとえば、ポリイミド等 の薄い絶縁膜を支持治具上に保持し、配線構造上にソフ トに貼り合わせてもよい。

【0041】補助基盤は、同一構造のものを種々の半導 体装置に用いることができるため、大量生産することが 可能である。大量生産によりコストダウンを図れば、補 助基盤を用いることによるコスト上昇は僅かなものとな る。一方、平坦な表面を有する層間絶縁膜の形成が容易 となるため、製造コストの低減が可能である。

【0042】隣接する第1配線構造2間には、空洞7が 形成される。この空洞は、真空、低圧ガス雰囲気、空気 等で形成されるため、その誘電率は真空の誘電率と同等 であり、シリコン酸化膜の約1/3である。したがっ て、配線間の寄生容量は約1/3になる。

【0043】絶縁層4は、第1配線構造2上に平坦な絶 縁表面を提供する。このため、絶縁層4上に上層配線層

【0044】なお、必要に応じ、絶縁層4(および接着 層5)を貫通してコンタクトホールを形成し、絶縁層4 上に形成する上層配線層と第1配線構造2との電気的接 触を形成する。

【0045】図2は、図1に示すような工程により多層 配線を形成した半導体装置の配線構造を概略的に示す。 図2(A)は断面図を示し、図2(B)は1層の配線構 造の一部平面構造を概略的に示す。

【0046】図2(A)において、半導体基板11表面 上に第1配線層12が形成される。第1配線層12は、 Ti層12a、TiN層12b、Al合金層12cの積 層で形成される。第1配線層12は、所定位置において 半導体基板 1 1 表面上のデバイス構造に電気的に接続し ている。

【0047】第1配線層12上に、図1に説明した工程 により、層間絶縁層21が配置されている。層間絶縁層 21は、コンタクトホール23を有する。層間絶縁層2 1の上には、第2配線層22が配置されている。第2配 線の一部は、コンタクトホール23を介して第1配線層 12に電気的に接続されている。

【0048】第2配線層22の上面には、層間絶縁層3 1が配置されている。層間絶縁層31には、コンタクト ホール33、34が形成されている。

【0049】層間絶縁層31の上には、第3配線層32 が形成されている。第2配線層32の一部はコンタクト ホール33、34を介して第2配線層22に電気的に接 続されている。第3配線層32の上面には、全体を覆っ て絶縁層41が配置されている。この絶縁層41も、図 1に示した工程によって形成することができる。

【0050】この3層配線構造において、各配線層内の 配線は隣接する配線とエアギャップによって分離されて いる。したがって、同一間隔で配置された配線間の寄生 容量はシリコン酸化物によって絶縁分離されている場合 と較べ、寄生容量が1/3に低減する。

【0051】各層間絶縁層表面は平坦化されているた め、上層配線層を容易に形成することができる。

【0052】図2(B)は、コンタクトホール下部分の 第1配線層の平面構造を概略的に示す。配線層12は、 コンタクトホール下に配置される部分で幅が広く形成さ れている。この幅広部分の上にコンタクトホール23が 形成され、上層配線がコンタクトホール23を介して電 気的に接続される。

【0053】図3は、チップ周辺部の構成例を示す。図 3 (A) はウエハの平面図を示し、図3 (B) はウエハ 内のチップの平面図を示し、図3(C)はチップ端部で の断面図を示す。

【0054】図3(A)に示すように、シリコンウエハ 51はその表面内に多数の半導体チップ52を含む。

【0055】図3(B)は、1つの半導体チップ52を

成されている。スクライブ領域53内において、スクラ イブライン54に沿って半導体ウエハを切断することに より、各チップ52が分離される。

【0056】図3(C)は、スクライブ領域周辺の断面 構造を示す。半導体基板11表面上には、図2に示した ような3層配線構造が形成されている。スクライブ領域 53においては、全領域が配線層12、22、32によ って占有されている。スクライブライン54に沿ってチ ップを切断すると、チップ外周の側面は、配線層12、 22、32および層間絶縁層21、31、41によって 気密に封じられることになる。

【0057】なお、スクライブ領域53に配置される配 線層12、22、32は、配線として用いられるもので はなく、封止部材として用いられている。したがって、 実際に配線として用いられる配線層とは別の材料、たと えば誘電体材料で形成してもよい。

【0058】また、実際に配線が配置される領域以外に も、配線層と同一の高さを有するダミー配線層を配置 し、層間絶縁層の支持の役割を持たせてもよい。

20 【0059】図3(C)において、スクライブ領域53 の配線層はチップ全周をループ状に囲っている。これに より、チップ内部を気密に封じているが、さらにその内 側に複数のループ状ダミー配線層を形成し、多重シール 構造を形成してもよい。

【0060】以上、配線層の上面を同一レベルに調整 し、その上に層間絶縁層を配置する場合を説明したが、 半導体基板上の配線層の代わりに、電極構造を利用する こともできる。この意味で、本明細書において、配線構 造とは電極構造を含むものとする。

【0061】図4は、DRAMに上述のエアーアイソレ 30 ーション型多層配線構造を適用した場合を示す。

【0062】図4(A)に示すように、半導体基板61 表面上に、フィールド酸化膜62を形成し、活性領域を 画定する。図中左側に示した部分がメモリセル領域に対 応し、右側に示した部分が周辺回路のコンタクト部に対 応する。

【0063】メモリセル領域においては、活性領域表面 上に絶縁ゲート電極構造63を形成する。ゲート電極6 3 側壁には側壁スペーサ6 4 が絶縁物等によって形成さ れている。絶縁ゲート電極構造およびフィールド酸化膜 40 62をマスクとしてイオン注入を行い、不純物ドープ領 域65、66を形成する。不純物ドープ領域65は、メ モリセル領域のソース/ドレイン領域となるものであ り、不純物ドープ領域66は、周辺コンタクト部におけ るコンタクト形成領域となる。

【0064】図4(B)に示すように、半導体基板61 表面上に絶縁膜67を形成し、その表面をCMP等によ って平坦化する。

【0065】図4(C)に示すように、絶縁膜67表面 拡大して示す。各チップ間にはスクライブ領域53が形 50 上にレジストパターンを形成し、絶縁膜67を貫通する

コンタクトホール70を形成する。その後、レジストパ ターンは除去する。コンタクトホールの形成により、コ ンタクトホール内に不純物ドープ領域65、66が露出 される。

【0066】図4(D)に示すように、コンタクトホー ル70内に埋込電極71を形成する。たとえば、金属層 または半導体層を表面上に堆積し、СМР等によって研 磨することにより絶縁膜67が露出した平坦な表面を形 成する。

【0067】図4(E)に示すように、平坦化された表 面上に金属等の導電層を形成し、レジストパターンを用 いてパターニングすることによりビット線72を形成す

【0068】図4 (F) に示すように、ビット線72を 覆って絶縁層73を形成し、CMP等により表面を平坦

【0069】図5(G)に示すように、絶縁層73上に レジストパターンを形成し、埋込電極71を露出するコ ンタクトホール74を形成する。コンタクトホール形成 後、レジストパターンは除去する。

【0070】図5(H)に示すように、半導体基板上に 第1ドープト多結晶シリコン層75を形成し、さらにそ の上にシリコン窒化膜76をCVDにより形成する。シ リコン窒化膜76表面上にレジストパターンを形成し、 シリコン窒化膜76、第1ドープト多結晶シリコン層7 5をパターニングし、メモリセル領域において蓄積電極 75a、周辺コンタクト領域において引出電極 75bを 形成する。その後、表面にキャパシタ絶縁膜となる絶縁 層77をCVD等により堆積する。たとえば、キャパシ タ絶縁膜77は窒化酸化シリコン膜によって形成する。 【0071】図5(I)に示すように、基板表面上に薄 く(100 nm程度に)第2ドープト多結晶シリコン層 78を堆積し、異方性エッチングを行い、第1ドープト 多結晶シリコン層75a、75 b の外周にサイドウォー ルとして残させる。セル部では、第1ドープト多結晶シ リコン層75aの間隔は狭いので、図5(I)に示すよ うに、第1ドープトシリコン層 7 5 a の間は完全に第2 ドープト多結晶シリコンにより埋められるが、周辺コン タクト領域の75bの部分ではサイドウォールとなる。 第2ドープト多結晶シリコン層78は、メモリセル領域 において対向電極となる。

【0072】なお、ここまでの工程は特願平8-293 593号の実施例の欄に記載されている。次に、上述の 実施例において説明した補助基盤を上面上に貼り付け、 層間絶縁層を形成する。

【0073】図6(J)に示すように、基板表面上に貼 り付けた絶縁層80にコンタクトホール81を形成す る。周辺コンタクト領域においては、コンタクトホール 81内に露出した窒化シリコン層 76を除去する。この ようにして、メモリセル領域において、対向電極78を 50 2 第1配線構造

露出すると共に、周辺コンタクト領域において引出電極 75 bを露出する。

【0074】その後、配線層80上にアルミニウム等の 配線層82を形成し、パターニングすることによって上 層配線層を形成する。なお、83は空洞のまま残る。

【0075】なお、必要に応じ、さらに上層配線層82 表面を平坦化し、層間絶縁層、上層配線層を形成する。 【0076】以上実施例に沿って本発明を説明したが、 本発明はこれらに制限されるものではない。たとえば、 配線層としてAI層の代わりにCu層を用いてもよい。 Cu層を用いる場合、その下層にCuの拡散バリアとな るバリアメタルを用いることが好ましい。 Cu配線の側 壁は、空隙によってアイソレーションされるため、側壁 部でのCu拡散の問題は生じない。

【0077】その他、種々の変更、改良、組み合わせ等 が可能なことは当業者に自明であろう。

#### [0078]

【発明の効果】以上説明したように、本発明によれば、 隣接する配線間を空洞でアイソレーションすることによ り、配線間の寄生容量を誘電体分離の場合と較べ、低減 20 することができる。たとえば、酸化シリコン絶縁体を用 いた場合と較べ、寄生容量は約1/3になる。

【0079】上面を同一レベルに調整した多数の配線構 造上に平坦な表面を有する絶縁層を配置することによ り、上層配線の形成が容易となる。このような配線層の 形成は、たとえば補助基盤の張り合わせ工程と支持基板 除去工程によって実現できるため、工程が単純化され る。また、平坦な絶縁層を貼り合わせることにより、極 めて優れた平坦性を得ることができる。

【0080】汎用性の高い補助基盤を用いることによ 30 り、製造コストの低減が可能となる。

## 【図面の簡単な説明】

【図1】本発明の実施例による半導体装置の製造方法を 説明するための概略断面図である。

【図2】本発明の実施例による多層配線半導体装置の構 成を概略的に示す断面図および底面図である。

【図3】 本発明の実施例による半導体ウエハおよびその 中の各半導体チップの構成を示す平面図および断面図で ある。

【図4】本発明の実施例によるDRAMの製造工程を説 明するための断面図である。

【図5】本発明の実施例によるDRAMの製造工程を説 明するための断面図である。

【図6】本発明の実施例によるDRAMの製造工程を説 明するための断面図である。

【図7】従来技術の例を説明するための断面図である。

【図8】従来技術の例を説明するための断面図である。 【符号の説明】

1 半導体基板


11

- 3 支持基板
- 4 絶縁層
- 5 接着層
- 6 補助基盤
- 7 空洞
- 11 半導体基板
- 12 第1配線層
- 21 層間絶縁層
- 22 第2配線層
- 31 層間絶縁層
- 32 第3配線層
- 41 絶縁層
- 23、33、34 コンタクトホール
- 53 スクライブ領域


1:半導体基板 2:第1配線構造


(A)

【図1】



3:支持基板 4:絶縁應 5:接着應 6:補助基盤





54 スクライブライン

61 半導体基板

62 フィールド絶縁膜

63 絶縁ゲート電極

65、66 不純物ドープ領域

67 絶縁膜

71 埋込電極

72 ビット線

73 絶縁膜

10 75 第1ドープト多結晶シリコン

77 キャパシタ絶縁膜


78 第2ドープト多結晶シリコン層

80 層間絶縁層

82 上層配線層

## 【図2】

12



**(B)** 

